

科技部工程司
108 年度「電子設計自動化研發專案計畫」
規劃說明書

壹、前言

電子設計自動化(EDA)是電子業與半導體產業不可或缺的技术，臺灣 EDA 研究學群發表於 EDA 公認最頂尖的國際會議 DAC 和 ICCAD，近十年來排名已躍居為全球第二，相關競賽總成績也屢為全球之冠，特別是實體設計(Physical Design)與設計可製造化(DFM)領域之學術成就等，已受到國際媒體之重視與肯定(如 EE Times 等)。

為因應後摩爾定律的挑戰，美國於 2018 年啟動「電子復興計畫」(ERI, Electronic Resurgence Initiative)，主要透過電路專業化 (circuit specialization) 去針對後摩爾定律階段衍生的複雜性進行專案研發，五年經費由美國國防部高級研究計畫局(DARPA)出 15 億美元和國會配合 1.5 億美元，重振美國半導體 IC 設計和電子設計自動化。

ERI 計畫分成三個重點，(1)結構、(2)設計及(3)材料與元件整合，其中，(1)結構包含軟硬體晶片系統(SDH 及 DSSoC)，(2)設計包含電子裝置的智慧設計 (IDEA)和開源硬體(POSH)，(3)材料與元件整合包含三維晶片系統(3DSoC)和新穎計算的材料(FRANC)。ERI 主要推動設計之兩大計畫，其中 IDEA 計畫旨在建構全自動化/24 小時完成的晶片設計流程，而 POSH 計畫旨在用開源的方式，實現複雜 SoC 的低成本設計。由此可知，ERI 的核心技術是電子設計自動化，這是臺灣最強的領域之一，本專案計畫除根據國內研究發展需求，扎根強化既有核心技術外，將因應 ERI 及未來 EDA 與電子產業變化之發展方向，開拓新技術發展如人工智慧 EDA、異質整合等相關技術，持續帶動國內 EDA 領域之研究發展及保持國際領先地位。

貳、現況盤點

一、國際發展現況

美國國防部高級研究計畫局(DARPA)於 2018 年啟動「電子復興計畫」(ERI, Electronic Resurgence Initiative)，主要透過電路專業化 (circuit specialization) 去針對後摩爾定律階段衍生的複雜性進行專案研發。五年計畫項目共分成三個重點，(1)結構、(2)設計和(3)材料與元件整合，結構

包含軟硬體晶片系統(SDH 及 DSSoC)，IC 設計包含電子裝置的智慧設計 (IDEA)和開源硬體(POSH)，材料與元件整合包含三維晶片系統(3DSoC)和新穎計算的材料(FRANC)。其架構如下圖 1 所示。




圖 1、DARPA ERI 計畫架構圖[1]

首先，Intelligent Design of Electronic Assets (IDEA)旨在創建一個「無需人工參與」(No human in the loop)的晶片布局規劃(Layout)生成器，讓任何晶片設計者能在一天內完成晶片設計。

而 Posh Open Source Hardware (POSH)旨在將開源的文化和能力，帶入硬體設計領域，用開源的方式，實現以低成本設計出複雜晶片。為了讓定製化、高性能的 SoC 系統更加普及，POSH 計畫需求開發可持續的開源 IP 生態，以及相應的驗證工具。

Software Defined Hardware (SDH)計畫的目標，是構建運行時可基於所處理數據即時重新配置的軟硬體，可針對數據密集之應用，兼顧性能、多功能性和可重構性。

Domain-Specific System on Chip (DSSoC)計畫的目標是開發一個程式化框架，用來快速開發多用途的系統晶片。這個框架，要讓 SoC 設計者更容易針對特定領域的問題，將通用處理器、專用處理器、硬體加速器、儲存、I/O 等結合起來。

3D Monolithic System-on-Chip (3DSoC)計畫的目標即為先進 3D SoC 之異質整合技術，藉由實現層間計算、數據存儲、輸入和輸出等功能結構。可以快速擷取大量數據，並在單一 SoC 上直接存儲，實現同時數據取得與快速處理。

最後，Foundations Required for Novel Compute (FRANC)計畫的目標是新一代儲存器架構及其材料與非揮發性器件，包括 Process in memory (PIM) 等技術。

除美國 ERI 計畫之外，德國在系統層級設計(System-Level Design)、網宇實體系統(Cyberphysical System)相關設計自動化也取得技術上之領先，在國際學術研究上，近年來 DAC 及 ICCAD 已增加許多 Machine Learning/AI 及 Security 的論文，這些主題已經是國際 EDA 技術發展之潮流。近年來中國大陸於 EDA 的投資力道非常強，除國家投入半導體大基金外，在各省也有上億人民幣之投資，此外，大陸投入 EDA 相關研究的高校越來越多，在頂尖國際會議上之排名急起直追，臺灣在 EDA 領域多年累積之成果及領先地位，需要更有策略之規劃及投入。

二、國內發展現況

國內 EDA 之應用在半導體相關產業幾乎無所不在，例如晶圓專業代工(台積電、聯電等)、IC 設計公司(聯發科、聯詠、瑞昱、奇景等)、設計服務公司(創意、智原等)、封裝公司(矽品、日月光等)、EDA 公司(Synopsys、Cadence、Maxeda 等)，研發領域除考量先進製程及低功耗之設計流程與 EDA 工具開發外，目前各公司皆已投入以人工智慧進行設計資料分析以及設計流程優化上。而在國內學術界 EDA 的研發狀況，不管是從前端 Logic synthesis 到後端 Physical design/DFM 的研究，都已經有相當好的研究基礎。然而，相較美國 DARPA ERI 於 AI 技術導入 EDA 及開源技術之投入，臺灣還在剛起步之階段，面臨未來可能改變 EDA 產業生態之趨勢，臺灣不可缺席。長久以來，臺灣晶片業者較不注重設計驗證的重要性，以致於在先進驗證技術嚴重落後其他領先的國家。臺灣近期在創新應用如 AI、自駕

車、5G 相關晶片及系統已有相當之投入，然而設計目標除以往節約晶片功耗及設計成本外，未來在可透過軟硬體即時優化、可再編程性進而達到一個晶片多個應用之軟體定義硬體技術上，仍然缺乏配套之 EDA 技術。此外，臺灣也缺乏在機構設計自動化之布局，特別在 Thermal/Mechanical/Stress 等議題還是需要加緊腳步，臺灣有世界領先之封裝及記憶體廠商，經由公司的參與，可以幫助此領域之發展，如封裝設計自動化參考流程。最後，在異質整合環境下，其暴露潛在安全性之漏洞，在電路及系統安全研究上也需進行布局。國內 EDA 發展上仍然缺乏系統層級、創新架構、機構封裝等面向之 EDA 工具及解決方案，希望能透過此專案推動產學研界在相關技術上之研發能量。

同時，臺灣 EDA 研究在國際上的表現相當傑出，在 EDA 領域公認之最頂尖國際會議(DAC)的論文發表數量，臺灣已名列前茅並領先國際。

為了國內未來 EDA 前瞻技術開發及產業發展的策略規劃，107 年 11 月 28 日許有進次長邀請臺灣 EDA 相關領域之產業研發主管及學者專家，針對國內在推動 EDA 關鍵技術的研究發展，進行盤點及交換意見。此外，於 108 年 3 月 21 日於新竹舉辦了 Emerging Technologies for EDA 高峰會，邀請了 EDA 兩大公司 Synopsys 及 Cadence 之副總及 DARPA ERI 之 Program Director 及旗下數位、類比及新興科技之項目負責人來台，針對國際上 EDA 未來關鍵技術的研究發展與趨勢，進行論壇及交換意見，在考量我國產業效益及技術缺口下，國內學界研發團隊建議投入之領域如下：

(一) AI 技術與 EDA

此研究主題恰好契合 DARPA ERI 之 IDEA 計畫，可藉由近期 AI 發展之新技術強化現有之 EDA 工具及 IC 設計流程結果，臺灣在這主題上相當有優勢，除臺灣學界在 AI 技術導入 EDA 已有一定之基礎外，臺灣 IC 設計業者也累積許多設計經驗及設計測試檔案(Benchmark)，並表示願意提供給學界進行資料學習及分析，DARPA ERI 之 IDEA 計畫另一目標為開源 EDA，未來將改變 EDA 產業生態，臺灣在許多主題如擺置、繞線等研究皆為世界領先，可藉由此開源運動，將其設計之工具整合至 DARPA ERI 之工具鏈中，在開源社群佔有一席之地。此外，在 EDA in AI 部分，臺灣於 AI Chips 產業之研發已提早布局，目前有相當之投入，國內學者在近似運算(Approximate Computing)、神經網路壓縮(Neural Network Compression)、高階合成(High-Level Synthesis)、加速器設計(Accelerator Design)於 AI Chips 應用上之研究

也有相當好的成果，將來在這產業上將扮演重要之角色。研究團隊需參考國際標竿動態，自訂具競爭力且具體的達成目標。

(二) 異質整合 EDA

隨著系統晶片之複雜度增加、3D IC 設計之到來、多種新興記憶體之整合等挑戰，目前在晶片異質整合(Heterogeneous Integration)之困難度急遽增加，臺灣在 IC 設計自動化之布局已相當完整，然而面臨異質整合的挑戰，特別是驗證的複雜度挑戰日益困難，如何提升設計效率和準確度已是當務之急，以自駕車系統為例，Tesla 在包括 Model 3 以內的所有車款都將搭載全自動駕駛功能所需要的硬體。所以，無論是道路辨識需要的 CNN 設計，配合 V2X 及 ADAS 開發以介入駕駛習慣等，都需要仔細的設計模擬和系統驗證，才能達到最佳化功耗/效能，提升功能安全，資訊保全和系統的可靠度。然而，相較先進國家，臺灣晶片業者較不注重設計驗證的重要性，以致於在先進驗證技術 (e.g., emulation, formal verification, metric-driven verification, verification IP)嚴重落後其他領先的國家。臺灣需增加在機構設計自動化之布局，特別在 Thermal/ Mechanical/Stress 等議題還是需要加緊腳步，臺灣有世界領先之封裝及記憶體廠商，經由公司的參與，可以幫助此領域之發展，如封裝設計自動化參考流程。此外，在異質整合環境下，其暴露潛在安全性之漏洞，在電路及系統安全研究上也需進行布局。研究團隊需參考國際標竿動態，自訂具競爭力且具體的達成目標。

(三) 軟體定義硬體 EDA

新興 AI、自駕車、5G 相關晶片需要處理即時、密集、大量重複之資料，公認之解決方案為軟體定義硬體，其重配置速度需高於 FPGA，效率接近 ASIC，功耗遠低於 FPGA。軟體定義硬體研究可以實現軟硬體的即時優化，進而完成一個晶片實現多個應用，節約晶片設計成本，硬體通過高階語言實現可再編程性，可協助國內感知運算與人工智慧晶片相關企業發展更具競爭力的設計自動化方案。在開源硬體部分，臺灣早已具備高階矽智財開發技術，在模擬、驗證技術上也具有國際級之研究成果，未來在開源硬體之整合上，將大有可為。研究團隊需參考國際標竿動態，自訂具競爭力且具體的達成目標。

(四) 新興科技 EDA

面臨量子計算/矽光子等新興科技領域，全世界仍積極投入開發摸索中，本計畫投入開發之 EDA 工具與流程可讓臺灣於此新興技術上

保有發言權。研究團隊需參考國際標竿動態，自訂具競爭力且具體的達成目標。

三、與相關專案計畫之支援整合

(一) 目前科技部推動與 EDA 相關的專案計畫，說明如下：

1. 107 年補助執行之「AI 創新研究中心專案計畫」中，主要著重在特定 AI 技術開發與應用，並未與本專案計畫發展之目標重疊。
2. 107 年推動的「智慧終端半導體製程與晶片系統研發專案計畫(半導體射月計畫)」其中的領域四：物聯網系統與安全，主要著重在相關之電路及系統設計，與本專案計畫有部分相關。
3. 107 年推動的「矽光子及積體電路專案研究計畫」主要著重矽光子積體電路技術的光電晶片設計，與本專案計畫有部分相關。

(二) 本專案計畫著重強化國內電子設計自動化工具之核心技術以及研發具特定設計需求之設計自動化流程為主軸，並搭配 DARPA ERI 計畫之研發重點進行技術擴展，藉由學界豐沛的創新研發能量進行技術創新與突破，並鼓勵國內學術界與相關企業共同合作，不僅可縮小產學落差，協助產業突破技術障礙，此外，也鼓勵與國際團隊合作，提升我國 EDA 的核心技術能量與國際競爭力。在預計公告徵求的主題，與上述專案計畫有所區隔，以避免重複投入資源，並達到相輔相成的效果。

四、產學合作交流

除專案計畫執行外，本專案也將舉辦產學雙邊交流會，與相關企業共同推動技術研發、人才培育、支援新創、基礎運算環境、設計檔案庫等五大構面之合作，提升我國 EDA 的核心技術能量與國際競爭力。希望產業可協助國內學界研發團隊的事項如：

1. 因應 AI for EDA 之研究需求，建議公司開放相關設計檔案，建立一 Benchmark Portfolio，以利學界進行相關機器學習訓練及優化技術研究。
2. 舉辦 EDA Workshop 進行雙邊技術交流，緊密產業鏈結，以快速提升國內學研團隊在導入產業設計自動化流程的研發能量。

五、推動議題

針對國內產業之技術缺口、DARPA ERI 之重點目標以及學界的優勢研發能量，推動之重點議題分項如下。

1. 人工智慧(AI)技術與 EDA：全自動機器學習設計自動化工具或流程等。
2. 異質整合之 EDA：3D IC 封裝技術參考流程等。
3. 軟體定義硬體之 EDA：可動態產生優化之處理器組態及機械碼等。
4. 新興科技之 EDA：EDA for quantum/silicon photonics 等。

六、預期目標

本專案計畫除根據國內研究發展需求，扎根強化既有核心技術外，將因應 ERI 及未來 EDA 與電子產業變化之發展方向，開拓新技術發展如人工智慧 EDA、異質整合、新興技術等，持續帶動國內 EDA 領域之研究發展及保持國際領先地位。因此，本專案計畫以強化產學合作協助產業升級、鏈結國際共同發展前瞻為目標，擬發展議題之階段性里程碑 (Milestone) 及終點目標 (End-point) 說明如下：

學界研發團隊提案時，視需要邀請業界參與計畫，需於申請計畫時提供業界合作意願書及合作內容說明如何共同開發 EDA 工具、如何導入公司設計流程、本專案計畫投入 3 年後目標技術預期可提升程度等；若與國外頂尖研究團隊合作，需於申請計畫時提供合作內容。此外，將要求學界研發團隊與合作團隊共同討論後，於計畫申請書中詳述目標技術之國內外發展現況、本專案計畫投入 3 年後目標技術預期可提升程度，預計獲得技術之國際標竿、EDA 工具開源等，以做為審查委員審查之依據。此外，為確保藉由本專案計畫之推動，可展現具體的產業應用效益，執行計畫期間，舉辦研討會以進行雙邊技術交流，透過緊密產業或國際鏈結，可快速提升國內學研團隊在導入產業設計自動化流程的研發能量。

七、推動方式與預期效益

本專案計畫著重強化國內電子設計自動化工具之核心技術以及研發具特定設計需求之設計自動化流程為主軸，並搭配 DARPA ERI 計畫之研發重點進行技術擴展，藉由學界豐沛的創新研發能量進行技術創新與突破，並鼓勵國內學術界與相關企業共同合作，不僅可縮小產學落差，協助產業

突破技術障礙，此外，也鼓勵與國際團隊合作，提升我國 EDA 的核心技術能量與國際競爭力。

預期效益為：(1)厚植我國 EDA 技術研發能量，以持續國際領先；(2)協助導入 EDA 產業所需關鍵技術，以促進產業發展；(3)培育國內 EDA 技術高階研發人才，以供產學研界之人才需求。

參、參考文獻

[1]. <https://www.darpa.mil/work-with-us/electronics-resurgence-initiative>